PAT-NO:

JP403016164A

DOCUMENT-IDENTIFIER: JP 03016164 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

January 24, 1991

INVENTOR-INFORMATION: NAME

FURUYA, YASUSHIGE MORIYA, KAZUKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO: JP01290499

APPL-DATE: November 8, 1989

INT-CL (IPC): H01L027/04

ABSTRACT:

PURPOSE: To enhance a stability and an accuracy as a resistance element by a method wherein a peripheral structure pattern of the resistance element is added a little in such a way that at least one side out of the upper and lower sides and the right and left sides of the resistance elements is covered with a low-resistance conductor.

CONSTITUTION: A diffusion resistance formed by a low-concentration diffusion operation or by an ion implantation operation or a resistance element 2 formed of polycrystalline silicon is covered with at least one low-resistance

conductor 1; this low-resistance conductor 1 is kept at a definite potential with reference to a power supply. More than a halt of a plane area of the resistance element 2 is covered with the conductor 1 whose resistance is lower than that of the resistance element 2. Thereby, an electromagnetic field is shut off from impurity ions or adjacent signal lines which cause a change in a resistance value. Thereby, the resistance by the low-concentration diffusion operation and the polycrystalline silicon 2 can keep the resistance value stably.

COPYRIGHT: (C) 1991, JPO&Japio

19 日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平3-16164

Sint.Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)1月24日

H 01 L 27/04

P 9056-5F R 9056-5F

審査請求 未請求 請求項の数 30 (全12頁)

の発明の名称 半導体装置

②特 願 平1-290499

②出 願 平1(1989)11月8日

優先権主張 @昭63(1988)11月22日國日本(JP) @特顯 昭63-295083

⑩発 明 者 降 矢 安 成 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

砲発 明 者 守 屋 和 子 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 願 人 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 審

発明の名称
 半導体装置

2. 特許請求の範囲

- (1) 多結晶シリコンで形成される抵抗素子の上下、左右少なくとも1 辺を低抵抗導体で覆い、前記低抵抗導体は電源に対して一定電位に保たれていることを特徴とする半導体装置。
- (2) 半導体基板に形成された選択的酸化膜(以下LOCOS) の上部に前記多結晶シリコンを形成したことを特徴とする請求項1記載の半導体装置。
- (3) 半導体基板に形成された前記LOCOSの下に高濃度拡散領域を設け一定の電位を与えたことを特徴とする請求項2記載の半導体装置。
- (4) 前紀多結晶シリコンで形成される抵抗素子 と同一の層に前記導体を形成し、前記導体を一定 電位に保つことを特徴とする請求項1記載の半導

体装置。

- (5) 前記多結晶シリコンで形成された抵抗素子の上部を前記低低抗導体で覆い、前記低低抗導体を一定電位に保つことを特徴とする請求項1記載の半導体装置。
- (6) 前記多結晶シリコンで形成される抵抗素子の下部を前記低低抗導体で置い、前記低低抗導体を一定電位に保つことを特徴とする請求項1記載の半導体装置。
- (7) 前記低抵抗導体の電位を半導体装置の高電位(VDD) としたことを特徴とする請求項1記録の半導体装置。
- (8) 前記低抵抗導体の電位を半導体装置の低電位 (VSS) としたことを特徴とする請求項 1 記載の半導体装置。
- (9) 前記低抵抗導体の電位を半導体装置の高電位と低電位の中間電位とすることを特徴とする請求項1記載の半導体装置。
- (10) 前記低抵抗導体の外周を前記抵抗素子の 外周と同一又は大きくし、前記抵抗素子の上部又

は下部へ形成したことを特徴とする請求項1記載 の半線体装置。

(11) 前記抵抗素子の両端に位置するコンタクト部を除く領域について、その上部又は下部を前記低抵抗導体で覆うことを特徴とした請求項1記 盤の半導体装置。

(12) 前記抵抗素子の少なくとも一端を抵電級 電位 (VDD又はVSS又は中間電位) として動 作させ、前記低抵抗導体の電位を前記定電源電位 としたことを特徴とする請求項1記載の半導体装 層。

(13)前記抵抗素子の材質を、イオンの打ち込み量を微量にした高抵抗多結品シリコンとしたことを特徴とする請求項1記載の半導体装置。

(14) 一つの前記抵抗素子に中間タップ (コンタクト)を複数設け、複数の抵抗素子として使用して、この複数の抵抗素子の上部又は下席を共通の一定電位を持つ前記低抵抗導体で覆うことを特徴とする請求項1記載の半導体装置。

(15) 複数の前記抵抗素子を同一の材料で形成

し、隣接して配置し、この複数の抵抗素子の上部 又は下部を共通の低位を持つ前記低抵抗導体で覆 うことを特徴とする請求項1 記載の半導体装置。

(16) 拡散抵抗で形成される抵抗素子の少なくとも一辺を低抵抗導体で買い、この低抵抗導体は 電源に対して一定に保たれていることを特徴とす る半導体装置。

(17) 前記抵抗素子の少なくとも一辺に沿って、 前記抵抗素子と同一材料の前記導体を配置し、こ の導体に一定電位を与えたことを特徴とする請求 項16記載の半導体装置。

(18)前記抵抗素子の少なくとも一辺に沿って、高濃度の拡散領域を設け、この拡散領域に一定の 他圧を与えことを特徴とする請求項16記載の半 並休装置。

(19)前紀抵抗療子の上部を前紀低抵抗導体で 買い、この低抵抗導体に一定電位を与えたことを 特徴とする請求項16記載の半導体装置。

(20) 前記抵抗素子の下部を前記低抵抗導体で

覆い、この低抵抗導体に一定電位を与えたことを 特徴とする請求項16記載の半導体装置。

(21)前記低抵抗導体の電位を高電位 (VDD) としたことを特徴とする請求項16記載の半導体 装置。

抗。 (22) 前紀低抵導体の電位を低電位(VSS) としたことを特徴とする請求項16記載の半導体 体調

(23)前記低抵抗導体の電位を高電位と低電位の中間電位とすることを特徴とする前求項16記載の半導体装置。

(24) 前紀低抵抗事体の外周を前紀抵抗素子の 外周と同一又は大きくして、前紀抵抗素子の上部 又は下部へ形成したことを特徴とする請求項16 記載の半導体装置。

(25) 前紀抵抗素子の両端に位置するコンタクト部を除く領域について、その上部又は下部へ前記低抵抗導体を形成したことを特徴とする前収項16紀載の光導体装置。

(26)前記抵抗素子の少なくとも一端を抵電線

電位(VDD又はVSS又は中間電位)として使用し、前紀低抵抗導体の電位を前紀定電源電位としたことを特徴とする請求項16記載の半導体装置。

(27) 1つの前記抵抗素子に中間タップ (コンククト)を複数設け、複数の抵抗素子として使用して、この複数の抵抗素子の上部又は下部へ共通の一定電位を持つ前記低抵抗導体を形成することを特徴とする請求項 16記載の半導体装置。

(28)複数の前紀抵抗素子を同一の材料で形成 し隣接して配置し、この複数の抵抗素子の上部又 は下部が共通の一定電位を持つ前紀低抵抗導体を 形成することを特徴とする請求項16記載の半導 体装置。

(29) 前記拡散抵抗を、低濃度拡散で形成することを特徴とする請求項16記載の半導体装置。

(30)前記拡散抵抗をイオン打ち込みで形成することを特徴とする請求項16記載の半導体装置。

3、発明の詳細な説明

【産業上の利用分野】

本発明は半導体装置に於ける高精度な抵抗素子の構造に関する。

【従来の技術】

従来、多結晶シリコンで抵抗素子、特に高抵抗素子を半導体基板上に形成した構造図を第3図に示す。半導体基板3の上に酸化膜である絶縁膜9をはさみ多結晶シリコン2が形成され、コンタクト5、7を介してアルミニウム電極線4、6と接続されている。そして多結晶シリコン2の上部には絶縁膜10があり、その上部はアルミニウム配線による信号線又は何も信号線がなく酸化保護膜があるのみであった。

さらに、従来低濃度の拡散層又はイオン打ち込みによる拡散層で形成される抵抗素子を半導体基板上に形成した構造図を第4図に示す。半導体基板13の表面部に形成された拡散抵抗12はコンタクト15、17を介してアルミニウム電極線14、16と接続されている。そして拡散抵抗の上部には酸化膜である絶縁膜があり、その上部は多

又半導体素子は特性上、光に対してエネルギー 単位が変化する為、半導体装置に可視光、赤外線、 紫外線等が照射されると、抵抗値が変化してしま うという問題点も育していた。

[課題を解決するための手段]

本発明の半導体装置の構成は、低濃度拡散あるいは、イオン打込みで形成される拡散抵抗もしくは多結晶シリコンで形成される抵抗素子の少なくとも一個を低低抗導体で買い、この低低抗導体は 電源に対して、一定電位に保たれていることを特徴とする。

(作 用)

本発明の上記構成によれば、低濃度拡散あるいはイオン打込みで構成される抵抗、又は高抵抗多結晶シリコンの少なくとも上方を一定電位に接続された抵抗素子より低抵抗の導体で抵抗素子の平面面積の半分以上を置うことにより、抵抗値の変動の原因となる、不純物イオンや近接信号線からの電磁界を遮断するので、低濃度拡散の抵抗、多結晶シリコンが低抗値を安定に保つことができる

結晶シリコンやアルミニウムによる他の信号配線 が、又は何も信号配線がなく酸化保護膜があるの みであった。

(発明が解決しようとする課題)

しかし、第4図に示す従来の精造では、抵抗素子の拡散面と酸化胰の界面に蓄積した電荷や比抗抗素子上を通過する信号配線からの電界のために抵抗素子表面に空乏層を生ずる。この空乏層は抵抗素子の抵抗値を上昇させる方向に働く。この無視空を上昇させる方向に働く。この無視空を動きない水準になると、抵抗素子の値を大きく変動きない水準になる。イオン打ち込みで形成される1μ以下の拡散深さでシート抵抗6~9 K Ω / / 回以上の抵抗素子では、この現象が顕著で、抵抗値が数%から数10%変動することがあった。

また同様に、第3図に示すような構造に高抵抗 多結晶シリコンを使用した場合、酸化膜で保護さ れているだけのため、不純物イオンが多結晶シリ コン上に進入した場合、その電界により、多粘晶 シリコンの抵抗値が大きく変動することがあった。

のである。

又、光が照射されることによる抵抗値の変動も 防止することができる。

〔実 施 例〕

本発明の実施例を図面に基づいて説明する。第 1 図は本発明の基本構成となる多結晶シリコンに よる抵抗素子の構造図である。 2 は多結晶シリコ ンを用いた抵抗素子で、その両端はコンタクト5、 7 を経由して電極4、6へ引き出されている。電 極4、6の材料はアルミニウムである。そして多 結晶シリコン2の上部に酸化膜をはさみ、低抵抗 事体1を形成し、一定電位(低電源電位 V S S S 又は高電源電位 V D D、その中間電位でもよい) を与えておく。尚、本発明に於ける酸化膜とは絶 経験を意図する。

この様な構造の抵抗素子は次の様な利点がある。 まず低抵抗導体1の上部に配置される信号線、及び外界からのノイズが抵抗素子へ飛び込むのを防止することができる。つまり抵抗素子の周囲に存在する浮遊容量、浮遊インダクタンス等から伝わ る電気・磁気ノイズは、低抵抗導体の静電しゃへい効果により取り除かれる。よって抵抗業子は、 半導体装置の動作中でもノイズにより電流ー電圧 特性(即ち抵抗値)が変化することなく、安定し た精度の高い素子として使われる。

次に、製造工程中及び完成後に抵抗素子へ外部から入り込む+イオン、ーイオンの進入を防止することができる。つまり低抵抗導体の電位より+側に帯電しているイオンは低抵抗素子から遠ざけ、一側に帯電しているイオンは低抵抗薬体へ引きよせる。すると、半導体装置の電源をいれている間は、抵抗素子近傍のイオン分布は一定となり、外部イオンによる電界影響を防ぐことができる。

よって軽年変化により抵抗値が変動することを 防止することが可能となる。

さらに低低抗導体は、外部から抵抗素子へ照射 される光を遮断することが可能である。 高抵抗多 結晶シリコン抵抗は半導体である為、可視光、赤 外線、紫外線等の光エネルギーにより、電子エネ

るが、多結晶シリコンでも効果はある。さらにカ リウムひ素系の化合物・超電導材料でも可能であ る。

本発明は構造が簡単である為、応用範囲が極め で広い。その中から抵抗素子の構造に関する応用 例に焦点を絞り、実施例をあげてゆく。

第5図は半導体基板表面に形成された選択的酸化膜(以下LOCOSと呼ぶ)上に本発明の多結と呼ぶ)上に本発明の多結といりコン抵抗を形成したである。基板の55とに酸化膜50を形成したでの上に酸化膜50を形成成し、その上に酸化膜50を形成成し、その上に酸化膜50を形成が高いまたのでのでは、1000のように酸が厚い為、多結晶シリコンの原理をのでは、1000の上部に低が厚い為、多結晶シリコンの原理をで変える。低低が厚い為、基板との配離が適くなる。低低原が厚い合い。基板との距離が適くなる。低抗直下のピンホールによりリークが防止しやする。があげられる。第5図は低抵抗導体で複

ルギーが遷移し、結果的に抵抗素子としての特性 が変化してしまう。そこで低抵抗導体という物理 的保護材で関うことにより上記の様な問題点はな くなり安定した抵抗素子となる。

以上、外界からの影響で抵抗素子特性が変動することを防止する利点をあげてきたが、反対に抵抗素子自体から発生するノイズ、電界・破界を周囲へおよぼさないという利点もある。とくに高速で動作する回路の場合、抵抗素子を流れる電荷も急激に変動する為、無難音を大きくなり、この抵抗素子から放出される不要輻射は無視できなくなり、この様は場合、有効である。

抵抗の材料としては、P型多結品シリコン、N型多結品シリコンの他にイオン打ち込みしないか、イオン打ち込み量を少なくした高抵抗の多結品シリコン(ハイレジと呼ぶ)、又はシリコンに限らず他の半導体、及び半導体一金属化合物においても、木発明は同じ効果を持つ。

低抵抗導体の材質としては、アルミニウム・タ ングステン・モリブデンはどの金属が一般的であ

により、抵抗素子としての安定性、高精度性、信 頼性がさらに高まる。

第6関はLOCOSの直下に高濃度拡散領域を 設けた応用例の図である。トランジスタの耐圧を 上げる為にLOCOSの下に高濃度拡散領域(ス トッパー)を設ける。第6図はPチャンネル領域 などで、濃いN・ストッパー65を設け、基板6 6よりVDD電位を与える。LOCOS64の上 に多結晶シリコン抵抗60を形成し、その上部を アルミニウム導体61で覆い、その電位をVDD 67とする。この構成にすると抵抗60はVDD に保たれるアルミニウム遊休61とN゚ストッパ -65によって上下からシールドされる。よって 抵抗素子としての特性も安定しかつトランジスタ の耐圧も上がるという二質の効果がある。Nチャ ンネル領域では、LOCOS下のP‐ ウェルにP ・ストッパーを設け、このP・ストッパー及びア ルミニウム導体にVSSを与えれば全く同じ効果 が得られる。

第7図(a)は、抵抗と同じ材料で抵抗周辺を

シールドした実施例の平面図で、第7図(b)は
A - B線の断面図である。本発明のシールド効果
をより高めるには、抵抗素子とが望ましい。そこシールド材を形成することが望ましい。そこシールド材を形成素子70の周囲に多結品シリコン抵抗素子70の周囲で、で、
タお品シリコンを配置し、それらかででで、で、アルる限ででは、それはなりのが、ではですが、できることをいかがある。こうがかり、とのが対策を発揮する。とに抗導体に対してシールドカ果を発揮する。とに抗導体に対してシールドカ果を発揮する。とに抗導体に対してシールドカ果を発揮する。とに抗導体に対してシールドカ果を発揮する。とは抗導体に対してシールドカ果を発揮する。とは抗導体に対してシールドカスを発揮する。とは抗導体に対してシールに対策を発揮する。

第8図は抵抗素子の下層にシールド層を形成した構造図である。半導体基板83の上に酸化膜86をはさみ、導体82を形成し、電位をVSS85とする。この導体82は通常第1多結晶シリコンが用いられる。そして酸化膜をはさみ、第2多結晶シリコンによる抵抗素子80が形成され、さ

VSSの中間電位とする場合の一側図である。MOSトランジスタ91、92、93、94のトランジスタ駆動能力を各々 β_{P1} 、 β_{P2} 、 β_{N1} 、 β_{N2} 、トランジスタしきい値を各々 V_{TP1} 、 V_{TP2} 、 V_{TN1} 、 V_{TN2} とすると信号96の電位は

$$V_{2} = V_{DD} - \sqrt{\frac{\beta_{N2} \cdot \beta_{P1}}{\beta_{P2} \cdot \beta_{N1}}} \times (V_{TP2} - V_{TP1})$$

$$\beta_{P1} - \beta_{P2} \cdot \beta_{N1} - \beta_{N2}$$

$$(\underline{Q} \cup V_{TN1} - V_{TN2})$$

$$V_{DD} - V_{2} = V_{TP2} - V_{TP1}$$

となる。よって出力電圧は、VDDを基準とする と、

シールド効果を上げるためには、中間電位の出 カインピーダンスを低くする必要があるので、第 9図(b)では、V2電位のポルテージフロアと して差動対を利用し、出力97を得ている。

さらにシールドされる抵抗素子の温度特性に合わせて、シールド導体の電位を変化させてやれば、 シールド抵抗素子を変動させる原因の一つである らに酸化膜をはさみ、VSS84へ電位をとられたアルミニウム導体81が抵抗素子80をその上面う。この構造にすれば、抵抗素子80をその上で層からシールドする為、安定した抵抗素子80をそが得られるという効果は高い。ここで第1多結晶19年間のようなない。高抵抗であるため第1シリコンとVSS電源を接続するなるコンとは場合を多くとる程、特に導体が多結晶シリココとを限いますを表示で対して、多結晶シリコンを配置する等して、多結晶シリコン専体の各配置する等して、多結晶シリコン専体の各配置できるだけ均一にするようにすれば、抵抗素子に対する効果はより一層向上する。

第9図(a)は第1図の構造に於いて、低抵抗 導体の電位をVDD90にとった低抗素子の構造 図である。シールド効果という点からするとVS SでもVDDでも変わりない。

第9図(b)は同じく低低抗導体への印刷電位 をトランジスクの出力電圧から取り出してVDD、

空乏層の効果を補償することができる。例えば第 9図(b)において、トランジスタ94のゲート 人力を直接ポルテージフォロアの+端子に入力す れば、P型のシールドされる抵抗素子の空乏層効 果を補償することができる。

第10図は中間タップ付抵抗素子の応用回路図である。抵抗を2分割して、その中間点からの出力オペアンプ107を通して取り出す回路で、正確に2分割された抵抗素子へ本発明を適用している。

VDD100とVSS105にコンタクト10 2、104を介して接続された多結品シリコン抵抗101には、その構造上の中間点にコンタクト 103が設けられ、コンタクトから取り出す信号 106の電位はVDD/2になるようにしてある。 この多結品シリコン抵抗101の上部をVSSへ 接続されたアルミニウム導体109で覆うことに より、抵抗値が周囲のノイズや電磁界からシール ドされ、部分的に抵抗値が変動してしまうのを防 止する。よって出力V。108には正確にVDD ^ / 2が出力される。

第11図は第10図と目的は同じで、2本の抵抗素子を用いる場合の応用回路図である。VDD110とVSS111の間に直列接続された2本の多結晶シリコン抵抗114と115があり、その2本をつなぐ信号116はオペアンプ117へ入力され、信号116の電位がそのまま出力電圧V。118となって出力される。

$$V_{\bullet} = \frac{VDD}{2}$$

とする為には、抵抗115と116の構造を全く同じにしておき、かつ周囲からのノイズ、 位磁界による影響を防ぐ為、抵抗115と116の上層アルミニウム導体113と112で買い、同一の 電位111を与えておく。こうすることによりV 。には安定した電圧が出力される。

この構成による抵抗分割は極めて応用範囲が広く、3本、4本を直列接続しておけば、VDD/ 3、VDD/4も簡単に得られる。

又、スタンダードセル方式による半導体集散装

計をしなくて済むので、もの分、設計は容易となる。

これまでの実施例は多結晶シリコンを抵抗素材として使う場合であったが、半導体基板に埋め込まれた拡散抵抗の場合でも、本発明のシールド効果により抵抗の安定化という技術は応用できる。

第2図は本発明を拡散抵抗へ応用した時の技术 情違図である。拡散抵抗12の両端にコンタクト15、17を設け、アルミニウム配線14、16を電極とする。そして拡散抵抗の上部を酸化度を はさんでアルミニウム導体11で覆い、VSS電位18を与えておく。この構造によりアルシニウム は18を与えておく。この構造によりアルシの電 は11なウールド材となり、外界からの電 なノイズや光、イオン、よごれを電気的かの物理 的に遮蔽するので、拡散抵抗の安定化、高精度化 の効果がある。

拡散抵抗の材質としてはN * 基板中に形成するP * ウェル抵抗、P * 基板中に形成するウェル抵抗などの低濃度拡散抵抗や、イオン打ち込みで形成するP * 抵抗、N * 抵抗などの高濃度拡散抵抗

関内のレイアウト時、予め抵抗素子とそれを覆うアルミニウム等の導体を1つのセルとして登録しておけば、簡単に自動配置、配線処理が可能である。

以上、多結晶ポリシリコン抵抗を用いた本発明の構造では、アルミニウム配練 1番の場合を例にあげて来たが、もちろん 2番、3層配線の半導体 質麗でも応用できる。

第12図はアルミ2暦以上の構造図である。 基 板121の上に酸化膜122をはさみ多結品やリコン抵抗120があり、電極124、125を通して抵抗素子として動作する。 電極124に 125は第1アルミニウム配線である。 かっというになり、があり、多名になって、第2アル抵抗120 配線暦127があり、があり、第2アル抵抗120 配線暦127があり、かつ VSS電位シールが の上部を置っており、がネチ120とシールが 127の距離が、アルミニウム1層配線の でいる。この場合、近抗素テ120とシールが 127の距離が、アルミニウム1層配線の が、タールドの効果は減るが、ターン 離れる為、多少シールドの効果は減るが、ターン が、タールド

などに本発明は適用できる。

又低抵抗導体の材質としては、アルミニウムや 多結晶シリコンの他、金属-半導体化合物、超電 導物質などが適用できる。

拡散抵抗とシールド材料の組み合わせも多くの ものが可能で、その中から抵抗の構造に焦点を絞 り実施例をあげてゆく。

第13図は拡散抵抗の周囲を同じ拡散材料で覆った場合の構造図である。第13図(a)は平面図、第13図(b)はA・B線の断面図である。鉱散抵抗139の浅い部分形成されており、その周囲(横方向)に同じ拡散材料137を形成し、拡散抵抗130の上部を破散化材料137と可以タクと136、138を介して被散が果が高まる。図中133、132を介して接続に130へコンククト131、132を介して接続に130へコンククト131、132を介して接続に130へコンククト131、132を介

続される135と同じ層のアルミニウム電極線で ある。

第14図は拡散抵抗の下層部にシールド導体を 形成した場合の構造図である。 P・ 基板143に N・ 埋め込み層142があり、144、145は 高不純物濃度のN型エピタキシャル層で、コンタ クト146により V D D へ電位をとられている。 140は P・ 拡散抵抗で、酸化膜147をはさみ、 の上部をアルミニウム導体141で置われており、 アルミ導体141の電位も V D D となっている。 この構造の拡散抵抗素子は、上下・左右からシールドされる為、抵抗としての安定性、精度が極め て高い。

この様に第13図、第14図の実施例では抵抗素子の横方向及び下方向に対するシールド効果がある為、半導体集積装置に光やα線が照射された時に発生する電流路近くのトランジスタのスイッチングによる基板電流の影響を防ぐという大きな効果も有している。

第15図(a)は広散抵抗の周囲をストッパー

この反転型半導体の場合、 N ・ 基板の上に P 型数 放抵抗を形成し、その週間を N ・ ストッパーで 団い、 N・ ストッパー及び拡散抵抗 2 のアルミニウム導体には V D D を与えることにより、 やはり 電磁ノイズシールド及びラッチアップ防止という 効果がある。 尚、 図中、 153、154はアルミニウム導体と同届のアルミニウム 危極線であり、コンタクト151、152を介して抵抗 150に接続される。

これまで述べて来た拡散抵抗の周囲を一定電位を与えられた導体で覆うということによる静電遮蔽効果は、多糖品シリコン抵抗の場合と同様前記

一定電位の電源として、VSS、VDD、又はその中間電位でもかまわない。

また、拡散抵抗に中間タップを設け、1本の拡散抵抗素子を分圧して使用する場合も、その周囲を一定電位に接続された導体で覆うことにより、抵抗素子の安定性が高まるという効果がある。

さらに複数の拡散抵抗素子を用いる場合も前述 と同様、本発明が適用できる。

第16図は、本発明のシールド抵抗が高周波回路のディレイラインとして使えることを示す等価回路である。抵抗160~163の周囲は一定電位の導体で囲んであるので、コンデンサ164~167は常に安定な容量値を得ることができ、またシールドされているので、抵抗値の安定性も良い。信号はVi側の抵抗端子から取り出す。

以上述べてきた様に、本発明はその応用範囲が 極めて広い。

回路技術の中で最も基本的な受動素子である抵抗素子の精度を上げるということは、あらゆる電

子回路の中で使われる。特に抵抗の絶対値の特度が必要な発展回路、 A / D 変換回路、センサー回路、及び複数の抵抗素子の相対的な値(抵抗抗路)の特度が必要な D / A 変換回路、電圧検出回路、発展停止検出回路、さらに高抵抗としてできる限りリーク電流を抑止が必要なスタチック R A M 、E P R O M 、 F ² P R O M などの電子デバイスを半導体集積装置上に形成する場合、本発明は極めて利用しやすいものである。

さらに本発明の抵抗素子をシールド導体で覆う という技術は、容量、トランジスタ、等の周囲を シールド導体で覆うということにも応用可能で、 容量、トランジスタの安定性を上げることができる。

(発明の効果)

本発明は、既存の製造工程を用いて、抵抗素子の周辺構造パターンを少し付加するだけという簡単な構成で、抵抗素子としての安定性、精度が向上する為、その応用範囲が極めて広い。

抵抗素子の安定性、特度が向上するとは、抵抗

素子としての絶対値、あるいは複数の抵抗素子を 用いた時の相対抵抗比に関して、周囲の電磁界ノ イズの影響を受けにくくなるということである。

また抵抗素子の表面 (一般には酸化膜) 危位が フローティングにならない様にする為、イオン等 の影響を受けにくくなり、抵抗値の経年変動を防 止できる。

さらに光により抵抗素子特性が変動することが 防止できる。

そして抵抗素子自体から発生する電磁界ノイズ を軽減することができる。

また低濃度拡散により精度の良い高抵抗素子が 実現できる為、必要面積が少なくなり、 結果的に 半導体集積装置を高集積化できる。

4. 図面の簡単な説明

第1図は本発明の多結晶シリコンによる抵抗素 子の構造図。

第2回は本発明の拡散抵抗素子の構造図。

第3図は従来の多結晶シリコンによる抵抗素子

ポリシリコン抵抗の斯面図。

第13図(a) 周辺を抵抗と同じ材料で覆った本発明による拡散抵抗の平面図、第13図(b)はその断面図。

第14図は抵抗の上下層をシールド導体で覆った本発明の拡散抵抗素子の断面図。

第15図(a)は周辺をストッパーで囲った本発明の拡散抵抗素子の平面図、第15図(b)はその斯面図。

第16図はシールド導体で覆われた本発明の抵抗素子を高周波回路のディレイラインとして使用 した場合の等価回路図。

1、11 · · · 低低抗導体

2・・・・・多結晶シリコン抵抗

3、13・・・半導体器板

4、6・・・抵抗の電極

5、7・・・抵抗のコンタクト

8 · · · · · V S S 電位

の構造図。

第4図は従来の拡散抵抗素子の構造図。

第5図はLOCOS上に形成した本発明の多結 品シリコン抵抗の構造図。

第6図はLOCOS下にストッパーを設けた時の本発明の多結晶シリコン抵抗の構造図。

第7図(a)は、周辺を抵抗素子と同じ材料で 囲んだ本発明の多結晶シリコン抵抗の平面図、第 7図(b)はその断面図。

第8図は抵抗素子の上下層を導体で覆った本発 明の多結晶シリコン抵抗の構造図。

第9図(a)は抵抗業子を置う導体の電位を V D D にした、本発明の多結晶シリコン抵抗の構造図、第9図(b)は導体の電位をトランジスタの出力とした時の一回路例を示す図。


第10 図は中間タップで出力電圧を抵抗分割する時の本発明による抵抗素子の応用回路図。


第11図は、複数の抵抗素子で出力地圧を抵抗 分割する時の本発明による抵抗素子の応用回路図。 第12図は二層金属配練による木発明の多結晶

53 · · · · LOCOS


以上


出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎 (他1名)






第 2 図






第 3 図


第 4 図




第 5 図




第 6 図




75.74至724 77




第 8 図




第9図(2)







第10図




第11 図




第 12 図





第 13 図 (3)






第 14 図







第16 図